Architektura 286

Procesor 286 je složen ze 4 nezávislých paralelně pracujících jednotek.

Sběrnicová jednotka - BU

- z anglického "bus unit"
- zajišťuje přístup k reálné paměti nezávislé na činnosti všech ostatních jednotek
- vybrané operační kódy a data ukládá do 6 slabik dlouhé fronty, odtud je vybírá instrukční jednotka

Instrukční jednotka - IU

- instruction unit
- dekóduje vybrané instrukce a ukládá je do fronty (maximálně 3) pro prováděcí jednotku

Prováděcí jednotka - EU

- execution unit
- realizuje dekódované instrukce a pro přístup do paměti využívá sběrnicovou jednotku

Adresovací jednotka - AU

- adress unit
- zajišťuje ochranu částí paměti před neoprávněným přístupy
- přepočítává virtuální adresy na adresy fyzické

Výhodou paralelní struktury je možnost zárověň provádět instrukci I, dekódovat instrukci I+1 a z paměti vybírat instrukci I+2.